BEST AVAILABLE COPY

CLIPPEDIMAGE= JP356027438A

PAT-NO: JP356027438A

DOCUMENT-IDENTIFIER: JP 56027438 A

TITLE: KEY INPUT CIRCUIT

PUBN-DATE: March 17, 1981

INVENTOR-INFORMATION:

NAME

SASAKI, TADAO

ASSIGNEE-INFORMATION:

NAME

SONY CORP

COUNTRY

N/A

APPL-NO: JP54102535

APPL-DATE: August 10, 1979

INT-CL_(IPC): G06F003/023
US-CL-CURRENT: 341/26

ABSTRACT:

PURPOSE: To make it possible to double key input numbers without increasing terminal pins by connecting directional elements to common-connected row lines or column lines.

CONSTITUTION: In key input parts 30 and 40 shaped in a matrix of 4 rows by 4 columns, 32 keys K<SB>1</SB>∼ K<SB>32</SB> are constituted in all (marks "○" represent key contacts). Of input parts 30 and 40, respective row lines are connected in common to corresponding terminals of the 1st port A with

four terminals, and respective column lines are connected via directional element, e.g. diodes D<SB>0</SB>∼ D<SB>3</SB> while connected to corresponding terminals of the 2nd port B with four terminals. Further, circuit 20 that decides which key of input part 30 or 40 has been operated is provided to decide which key the key input signal corresponds to. Since key input circuit 10 is thus constituted, key input numbers can be doubled without increasing input-output ports.

COPYRIGHT: (C) 1981, JPO&Japio

(9) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭56-27438

⑤Int. Cl.³G 06 F 3/023

識別記号

庁内整理番号 6798-5B 43公開 昭和56年(1981)3月17日

発明の数 1 審査請求 未請求

(全 4 頁)

タキー入力回路

20特

願 昭54-102535

20出 願 昭54(1979)8月10日

仍発 明 者 佐々木唯夫

東京都品川区大崎2丁目10番14

号ソニー株式会社大崎工場内

の出 願 人 ソニー株式会社

東京都品川区北品川6丁目7番

35号

四代 理 人 弁理士 伊藤貞

外2名

朔 翻

発明の名称 キー入力回路

特許請求の範囲

■個の維子をもつ第1の入出力ポートと、 n 個の維子をもつ第2の入出力ポートと、 m 行 a 列の第1及び第2のマトリックス状キー入力都とを有し、これらキー入力都の行機は夫々第1のポートに、列線は夫々第2のポートに接続され、共通接続された行線又は列線のいずれかには方向性素子が接続されたキー入力回路。

発明の詳細な説明

集積回路等へのキー信号の入力手段としてマニアル操作キーを使用するとき、キー入力数を拡張してm×n個から例をは2m×n個に増やしたい場合には、キー入力部がマトリックス構成ならば、例えば行談又は列級のいずれかを2倍にしなければならない。行談又は列級の増加は集積回路の増子ビンの増加につながるので、譲数を増加するのは好ましい手段とは含えない。

2 接点式のキーを使用すれば端子ピン数の増加



は妨げるが、キーそのものが大型化してしまう。 また、ダイオードマトリックスを使用する場合に はダイオードの数が多くなり好ましくない。

そとで、との発明は2種点式のキーや、ダイオードマトリックスを使用しないで、しかも端子ピン数の増加を抑えてキー入力数の拡張を図ることができるようにしたキー入力回路を提案するものである。

第1図はとの発明に係るキー入力回路の一偶を示す系統図であつて、との例ではm=n=4とし、行該及び列談を増やすととなく2倍のキー入力数が得られるようにした場合である。

図において、(1) はキー入力回路であり、例は選択操作されたキー入力信号の判別回路であつて、 これはとのキー入力回路(1) で得られるキー入力信号がどのキーに対応する入力信号であるかを判別 するために設けられており、判別されたキー入力 信号は目的とする制御図路系(図示せず)に供給 される。

80、細は4行4列で構成されたマトリックス状

(2)

17 (A)

に接続される。

のキー入力部であり、その内部に符した○印はキー(接点)で、 K1 から K32 までの計 32 個のキーが構成される。キー入力部 SU、W1 の各行線は共通に接続されて、 m 個すなわちこの例では 4 個の機子を有する第 1 のポート A の対応する端子に集発される。そして、 各列級は図のように方向性業子例えばダイオード Do ~ Ds を介して接続されると 共に、夫々の接続点が n 個すなわちこの例では 4

ダイオード $D_0 \sim D_3$ の極性は図の場合と逆でも よく、またとれらダイオード $D_0 \sim D_3$ は列線でな、 く行線に挿入してもよい。

個の端子を有する第2のポートBの対応する端子

キー入力回路 CGをとのよう に構成すれば、入出力ボート数を増加することをくキー入力数を 2 倍に増やすことができる。しかし、この構成では得られたキー入力信号だけでは第 1 のキー入力部 GD のキーが操作されたときのものであるのか、第 2 のキー入力部 HD のキーが操作されたときのものであるのか 判別するととができない。そこで、キー

(3)

CIFF

ート B から第 1 のポート A に向つて流れ、第 1 のキー入力部 (0) に対しては 4 本の列線を通じて、第 2 のキー入力部 (0) に対してはダイオード (0)

操作キーは K_{10} が押されているので、走査信号 SB_1 だけが第 1 のポート A の切換スイッチ (51A) 及びオア回路 図を通じて操作キーの検出回路 50 化供給される。検出回路 50 化はパルス発生器師より走査信号 $S_0 \sim S_3$ が供給されており、これらの走査信号 $S_0 \sim S_3$ 、 SB_1 化基いて操作キー化対応したコード出力 Se が形成される。但し、この段階ではこのコード出力 Se がキー K_{10} 化関するものであるのか、 K_{26} 化関するものであるのかは判からない。

コード出力 Se はメモリ 日 に格納されるが、その動作については後述するとして、コード出力 Se はさらにオア 回路 日を通じてフリップフロップ回 路師に供給されてこれがセットされる。そして、 79 er

特開昭56-27438(2)

入力回路(0)と制御回路系との間には上述したよりな判別回路(2)が設けられ、どのキーに対応するキー入力信号であるかが判別される。

第2図はこのキー入力信号を判別する回路切の一例である。 50 はキー走査信号の発生器であつて、これより第3図A~Dに示すような位相が順次異なる4つのキー走査信号 S_0 ~ S_3 が形成され、これらキー走査信号 S_0 ~ S_3 は第1及び第2の入出力ポートの切換スイッチ (51A)、(51B) を介してキー入力部帥、(40 に供給される。ポート切換スイッチ (51A)、(51B) は相補的に切換えられるものであって、夫々には位相の異るポート切換パルス SP、 \overline{SP} (同図N、O)が供給される。 図の例では「1」のパルスでいずれも入力ポートに切換えられる。

さて、次に第3図Bで示すようにキー K₁₀ が期間 T₀ に亘つて操作されたときの判別動作について説明する。期間 T_a では第2のポート B が入力ポートで、第1のポート A が出力ポートであるから(同図 N、 O)、走査信号 S₀ ~ S₁ は第2のポ

(4)

147.

走変信号 $8_0 \sim 8_3$ の 9 ち、 4 番目の走査信号 8_2 とフリップフロップ 回路 颌の出力とがアンド 回路 68 に供給され、そのアンド出力にてモノマルチパイプレータ 69 がトリガーされる。

モノマルチ出力はポート 切換パルス SP として 利用されているので、 期間 T_0 内で走査信号 S_1 が 得られると、その時点でボート A 、 B の入出力が 反転して、走査信号 S_0 ~ S_3 は第 1 のポート A から第 2 のポート B に向つて流れる。マルチパイプレータ間の反転期間 T_0 は走査信号 S_0 ~ S_3 の単位走査 周期以上に異ばれている。

期間 Tb の間でもキー K_{10} は押され続けているから、走査信号 $8A_0 \sim 8A_3$ のうち、キー K_{10} に関する走査信号 $8A_1$ は第2のボート切換スイツチ (51B) を通じて上述した検出回路 50 に供給され、上述と问じコード出力 8c が形成される。今、説明の便宜上、期間 Ta のときのコード出力を 8ca とし、期間 Tb のときのコード出力を 8cb とする。

たか、フリップフロップ回路切はポート切換パルス 8P の立上りでリセットされる。印はポート

(6)

切換パルス SP の反転回路である。

さて、 肉出回路 64 のコード出力 8ea 、 8eb から操作キーが K_{10} であるか K_{26} であるかを 判別して 最終的 K キー入力信号を確定するため、コード出力 8ea 、 8eb はキー入力信号の確定回路 70 に供給 される。

期間 Ta 化得られたコード出力 Sea とボート切換パルス SP とはアンド回路 (T) に供給され、そのアンド出力が上述したメモリ協の書込みパルスとして利用されるから、期間 Ta ではコード出力 Sea がメモリ協に格納される。期間 Tb ではボート切換パルス SP が反転しているので、コード出力 Seb が得られてもこれがメモリ協に書込まれることはない。 すなわち、この期間 Tb はメモリ協が観出し、まなり、メモリ出力すなわち、コード出力 Sea のオア出力と、期間 Tb 内で得られたコード出力 Seb のオア出力とのアンド出力 PA が形成される。ここに、「関、同はオア回路、同はアンド回路である。

アンド出力 PA でフリップフロップ 回路的がも
(7)

「0」のままになる。そのため、第2のキー入力 部似のキー操作であることが確定し、 K26 のキー 入力信号がマトリックス回路のから得られること

以上説明したように、キー入力部の、40の行線 又は列線の間にダイォード Do ~ Ds を接続したの で、キー入力部の、40の利別回路のを使用すれば、 2 経点式のキーや、ダイオードマトリックスを使 用しないでも同一ポート数で 2 倍のキー入力数ま で 数できる。従って、利別回路を含む制御回路 系を I C 化する場合には、端子ピンを増加しない で もキー入力数を 2 倍まで拡張できるから順る便 利である。

図面の簡単な説明

になる。

第1図はとの発明に係るキー入力回路の一例を ボナ接続図、第2図はキー入力信号の判別回路の 一例を示す系統図、第3図はその動作説明に供す る放形図である。

00はキー入力回路、20はキー入力信号の判別回路、30、40は第1及び第2のキー入力部、A、B

特開昭56- 27438(3)

ットされ、このときのフリップフロップ出力 SPとメモリ 図のメモリ 出力 Sea がマトリックス 回路 の に供給される。フリップフロップ出力 SP は第 1 及び第 2 のキー入力部 30 である もの とすれば、上述の場合にはコード出力 Sea 、 Seb がともに得られるため(第 3 図 P)、フリップフロップ出力 SP が「1」となつて、第 1 のキー入力 部 30 に設けられたキー K10 に関するキー入力 信号 であることが確定する。従つて、マトリックス 回路 のからはキー K10 に対応したキー入力 信号が得られることになる。

 $4-K_{10}$ と同一行線上にあるキー K_{26} が押されると、ダイオード $D_0\sim D_3$ の存在で期間 T_0 のとき、走査信号 SA_1 は阻止されてこれが検出回路 W に入力しないから、出力 Seb は得られない(同図 W)。従つて、ゲート出力 W も得られない。

フリップフロップ回路的はポート切換パルス SP の立下りでリセットされるので、ゲート出力 P_A が得られないと、フリップフロップ出力 S_P は (a)

は第1及び第2の入出力ポート、60はキー走査僧号 80~83の発生器、(51A)、(51B) はポート切換スイッチである。

40



